학습 가이드 · 03
디지털전자회로는 진리표·타이밍·회로를 함께 보기
조합논리와 순서논리의 차이를 기준으로 회로 문제를 분석하고 오답 원인을 찾는 공부법입니다.
공식 정보 확인일: 2026-10-23
조합논리와 순서논리를 먼저 나눕니다
현재 입력만으로 출력이 정해지는 문제인지, 이전 상태와 클록까지 필요한 문제인지 먼저 표시하세요. 이 구분 없이 식부터 계산하면 플립플롭이나 카운터 문제에서 이전 상태를 놓치기 쉽습니다. 회로 옆에 입력·상태·출력의 세 칸을 만들어 보세요.
진리표는 답을 확인하는 도구로 씁니다
논리식을 간소화한 뒤에는 가능한 입력 조합에서 원래 식과 같은 출력을 내는지 확인하세요. 보기에서 비슷한 식 두 개가 남았을 때는 두 식의 값이 달라지는 입력을 찾으면 됩니다. 해설의 식을 외우기보다 반례를 만드는 연습이 유용합니다.
타이밍 문제는 기준 시점을 고정합니다
클록의 상승·하강 시점, 초기 상태, 입력이 변하는 순서를 문제 조건에서 따로 표시하세요. 타이밍도에는 한 번에 모든 출력을 그리지 말고 각 사건 직후의 상태를 한 줄씩 기록합니다. 한 지점에서 시작한 오류가 뒤 구간으로 이어지는지도 확인하세요.
오답은 계산·기호·시간 조건으로 분류합니다
틀린 문제를 단순히 논리회로 약점으로 묶지 마세요. 부정 기호 누락, 게이트 해석, 초기값 누락, 클록 조건 착오처럼 원인이 다릅니다. 다음 복습 때는 같은 원인의 문제를 묶어 풀고 정상 풀이와 달라진 첫 번째 지점을 찾아 수정하세요.